Viimastel aastatel on arvutite, digitaalsete võrkude ja televisioonitehnoloogiate kiire arenguga inimeste nõudlus kvaliteetse telepildi järele jätkuvalt kasvanud ning minu kodumaa raadio- ja teletööstus on kiiresti arenenud ja kiiresti arenenud. Neli aastat tagasi käivitatud digi -TV satelliitringhääling on nüüdseks moodustanud märkimisväärse ulatuse. Digitaalne videosalvestus, digitaalsed eriefektid, mittelineaarsed redigeerimissüsteemid, virtuaalstuudiod, digitaalsed ringhäälingusõidukid, võrgu kõvakettamassiivid ja digitaalsed robottaasesitussüsteemid on järjestikku sisenenud CCTV-sse ning provintside ja omavalitsuste telejaamadesse. Tavaline kõrglahutusega digitaaltelevisioon SDTV/HDTV on loetletud olulise riikliku teadusuuringute valdkonna projektina ning pilootsaade on läbi viidud raadio- ja teletornis. Praegu on intensiivselt edendatud minu kodumaa digitaaltelevisiooni programmide tootmist ja maapealse digitaaltelevisiooni ringhäälingut ning „üheteistkümnes viieaastane kava” on ettevalmistusperiood minu riigi digitaaltelevisiooni üldiseks muutmiseks ja oluline üleminekuetapp. ringhäälingu- ja telesüsteemi analoogist digitaalsele.
See disain on loodud selle suundumusega toime tulema ja rahuldama tohutut turunõudlust mitme kanaliga ASI/SDI digitaalse videosignaali optiliste edastusseadmete järele. See on optiline edastusseade, mis kasutab ajajaotusega multipleksimistehnoloogiat kahe ASI/SDI digitaalse videosignaali samaaegseks edastamiseks optilises kius. See disain võib panna tugeva aluse kiiremate asünkroonsete digitaalsignaali optiliste edastusseadmete arendamiseks tulevikus.
1. Süsteemi rakendamise kava
ASI/SDI jadasignaali kujundab tasakaalustusahel ümber ja teisendab diferentsiaalsignaalide kogumiks; seejärel eraldatakse signaalis olev kell läbi kella taastamise ahela, et seda kasutada signaali järgmisel dekodeerimisel ja sünkroonimisel; pärast dekodeerimisahela läbimist muudetakse kiire jadasignaal paralleelseks väikese kiirusega signaaliks, et valmistuda järgmiseks elektriliseks multipleksimisprotsessiks; lõpuks sünkroniseeritakse asünkroonne signaal kohaliku elektrilise multipleksimiskellaga FIFO ahela reguleerimise kaudu, realiseerides seeläbi kohaliku elektrilise multipleksimise; Seejärel edastatakse see optilise mooduli elektrilise/optilise muundamise kaudu vastuvõtvasse otsa. Pärast signaali vastuvõtmist läbib vastuvõtuots rida pöördmuundamisahelaid, et taastada algne ASI/SDI jadasignaal, et kogu edastusprotsess lõpule viia.
Selles konstruktsioonis on ASI/SDI signaalide elektrilise multipleksimise tehnoloogia kogu tehnilise lingi võti. Kuna projektis võimsuse multipleksimiseks vajalik ASI/SDI signaalikiirus on väga kõrge, ulatub standardkiirus 270 Mbit/s ja see ei ole homoloogne signaali multipleksimine, on signaali otsene multipleksimine keeruline ja ebaökonoomne ning seda on vaja kõigepealt taastada. Iga signaali kell muundab kiire jadasignaali väikese kiirusega paralleelsignaaliks ja reguleerib seejärel iga signaali taktsagedust läbi FIFO kiibiahela, et saavutada sünkroonimine kohaliku kellaga, ja seejärel multipleksib kaks elektrisignaali läbi programmeeritav kiip ja seejärel realiseerida ajajaotusega multipleksülekanne. Alles pärast seda signaalitöötlusprotseduuride seeriat saab vastuvõtvas otsas teostada sujuva demultipleksimisprotsessi, mis on ka disaini peamine tehniline punkt.
Lisaks on probleemiks ka elektrilise multipleksimise lukustamine. Mida rohkem signaalikanaleid, seda suurem on kiirus, seda raskem on lukustada ja seda kõrgemad on tehnilised nõuded trükkplaadi paigutusele. Seda probleemi saab väga hästi lahendada mitmesuguste ravimeetoditega, nagu erinevate komponentide mõistlik paigutamine ja segaduse teaduslik filtreerimine.
2. Riistvara ahel
Selle disaini puhul kasutatakse peamiselt National Semiconductori uusimat võimsat ja stabiilset digitaalset videokiibistikku. Dekodeerimise ja seeria/paralleelse muundamise kiip on CLC011; kodeeriv ja paralleel-/jadamuundamise kiip on CLC020; kella taastamise kiip on LMH0046; adaptiivne kaabli tasanduskiip on CLC014; CPLD kiip on LC4256V firmalt LATTICE; FIFO kiip on IDT72V2105 IDT -lt.
Vooluahela töötlemise protsessi tasakaalustusosa on näidatud joonisel 2. Jooniselt 2 on näha, et ühepoolne sisend ASI/SDI jadasignaal kujundatakse pärast tasakaalustusahela läbimist ümber ja teisendatakse diferentsiaalsignaalide kogumiks. valmis järgmiseks kella taastamise protsessiks. Pärast tasakaalustusahela läbimist paraneb märgatavalt signaali kvaliteet ning võrreldakse sisend- ja väljundsignaali lainekuju, nagu on näidatud joonisel 3.
Joonis 2 Vooluahela töötlemise protsessi tasakaalustav osa
Joonis 3 Võrdlusahela lainekuju võrdlus
Ahela töötlemise protsessi kella taastamise osa on näidatud joonisel 4. Jooniselt 4 on näha, et kiibi töörežiim on õigesti seadistatud, kella taastamise kiibi kasutamiseks on kohapeal ette nähtud 27M kell, tasakaalustatud kõrge -kiiruse diferentsiaalsignaal sisestatakse kiibile ja jadasignaal taastatakse pärast kiibi töötlemist. Selles olevat signaali kasutab ahela järgmine dekodeeriv osa. Samal ajal võib kiip toetada ka kõrglahutusega signaalide kella taastamist.
Joonis 4 Ahela töötlemise protsessi kella taastamise osa
Ahela osa dekodeerimise protsess on näidatud joonisel 5. Jooniselt 5 on näha, et kella taastamise kiibiga taastatud jadakell ja jadaandmed sisestatakse dekodeerimiskiibile pärast jada-/paralleelmuundamist, 10-bitine paralleelandmed ja 27M paralleelkell väljastatakse, et valmistada kell ette järgmiseks FIFO ahelaks Reguleerige kasutamist. Signaalide ajastusskeem igas töörežiimis on näidatud joonisel 6.
Joonis 5 Vooluahela töötlemise protsessi dekodeerimise osa
Joonis 6 Iga režiimi signaali ajastamise skeem
Vooluahela töötlemisprotsessi FIFO osa on näidatud joonisel 7. Nende hulgas kasutab lugemiskell kodeerimisahela poolt taastatud 27M paralleelkella ja kirjutuskell kohalikku 27M kella. FIFO-d läbiv 10-bitine paralleelsignaal sünkroonitakse reguleerimise kaudu kohaliku kellaga, et valmistada ette järgnev sisend CPLD-sse elektriliseks multipleksimiseks. CPLD elektriline multipleksimisprotseduur on järgmine, mille hulgas 2BP-S on multipleksimisprotseduur ja 2BS-P on demultipleksimisprotseduur.
Joonis 7 FIFO osa ahela töötlemise protsessist
Arhitektuur 2BP-S SKEEMILINE on
SIGNAAL gnd: std_logic: = '0';
SIGNAAL vcc: std_logic: = '1';
Signaal N_25: std_logic;
Signaal N_12: std_logic;
Signaal N_13: std_logic;
Signaal N_15: std_logic;
Signaal N_16: std_logic;
Signaal N_17: std_logic;
Signaal N_21: std_logic;
Signaal N_22: std_logic;
Signaal N_23: std_logic;
Signaal N_24: std_logic;
Algama
I30: G_D pordikaart (CLK => N_25, D => N_13, Q => N_22);
I29: G_D pordikaart (CLK => N_25, D => N_16, Q => N_23);
I34: G_OUTPUT pordikaart (I => N_22, O => Q0);
I33: G_OUTPUT pordikaart (I => N_23, O => Q1);
I2: G_INPUT pordikaart (I => CLK, O => N_25);
I7: G_INPUT pordikaart (I => A, O => N_12);
I8: G_INPUT pordikaart (I => LD, O => N_21);
I6: G_INPUT pordikaart (I => B, O => N_15);
I12: G_2OR pordikaart (A => N_17, B => N_24, Y => N_16);
I16: G_2AND1 pordikaart (AN => N_21, B => N_22, Y => N_24);
I21: G_2AND pordikaart (A => N_21, B => N_12, Y => N_13);
I20: G_2AND pordikaart (A => N_21, B => N_15, Y => N_17);
Lõpp Skeemiline;
Arhitektuur 2BS-P SCHEMATIC on
SIGNAAL gnd: std_logic: = '0';
SIGNAAL vcc: std_logic: = '1';
Signaal N_5: std_logic;
Signaal N_1: std_logic;
Signaal N_3: std_logic;
Signaal N_4: std_logic;
Algama
I8: G_OUTPUT pordikaart (I => N_4, O => Q0);
I1: G_OUTPUT pordikaart (I => N_5, O => Q1);
I2: G_INPUT pordikaart (I => CLK, O => N_3);
I3: G_INPUT pordikaart (I => SIN, O => N_1);
I7: G_D pordikaart (CLK => N_3, D => N_4, Q => N_5);
I4: G_D pordikaart (CLK => N_3, D => N_1, Q => N_4);
Lõpp Skeemiline;
Vooluahela töötlemise protsessi kodeeriv osa on näidatud joonisel 8. Pärast andmete vastuvõtmist võtab vastuvõttev optiline moodul CPLD demultipleksimisprogrammi kaudu tagasi paralleelandmed ja sünkroonkella ning seejärel taastab algse kiire jadasignaali kodeeriva kiibi vooluahel, mis väljastatakse lõpuks ülekandeseadme poolt pärast kaabli draiveri kiibi juhtimist. Lõpetage kogu ülekandmisprotsess. Nende hulgas on kodeeriva vooluahela signaalijada näidatud joonisel 9.
Joonis 8 Vooluahela töötlemise protsessi koodiosa
Joonis 9 Kodeerimisahela signaali ajastuskeem
3. lõppsõna
CPLD-põhise asünkroonse ASI/SDI signaali elektrilise multipleksimise optilise edastusseadme konstruktsioonis kasutatakse uusimat ASI/SDI signaali elektrilise multipleksimise/demultipleksimise tehnoloogiat, mis suudab realiseerida kahe signaali ajajaotusega multipleksimise, asendades eelmise lainejaotuse multipleksimise -põhine mitme kanaliga asünkroonne signaali edastusrežiim säästab oluliselt tootmiskulusid ja parandab veelgi toodete konkurentsivõimet turul.
Meie teise tootega:
